EDAG Engineering GmbH
06.06.2026
Ingolstadt
Qualifikation • Mindestens drei Jahre Berufserfahrung in der Schaltungsentwicklung, Leiterplattenlayout, Schaltungssimulation und im EMV gerechten Design • Fundierte Erfahrung in der Definition, Auslegung und Entwicklung
EDAG Engineering GmbH
01.06.2026
Ingolstadt
Qualifikation • Mindestens drei Jahre Berufserfahrung in der Schaltungsentwicklung, Leiterplattenlayout, Schaltungssimulation und im EMV gerechten Design • Fundierte Erfahrung in der Definition, Auslegung und Entwicklung
ifm-Unternehmensgruppe
23.05.2026
Tettnang, Home Office, Friedrichshafen
und Freigabe von neuen Bauteilen, Footprints und Leiterplattenlayouts • Vorbereitung der Erstmusterbestückung inkl. Programm Setup, Schablonenanforderungen und Prozessparametern • Analyse von Erstmusterergebnissen und Ableitung
Hensoldt
13.05.2026
Oberkochen
von IPC-/VDE-/MIL-/EMV-StandardsDesign von Leiterplattenlayout mit SMD fine-pitch, BGA, FBGA und TH-TechnologieErstellung vollständiger Elektronik-Fertigungsunterlagen (Schaltpläne, Multilayer-Layouts, Bestückungspläne
Hensoldt
13.05.2026
Aalen/Württemberg
von IPC-/VDE-/MIL-/EMV-StandardsDesign von Leiterplattenlayout mit SMD fine-pitch, BGA, FBGA und TH-TechnologieErstellung vollständiger Elektronik-Fertigungsunterlagen (Schaltpläne, Multilayer-Layouts, Bestückungspläne
Hensoldt
13.05.2026
Aalen/Württemberg
von IPC-/VDE-/MIL-/EMV-StandardsDesign von Leiterplattenlayout mit SMD fine-pitch, BGA, FBGA und TH-TechnologieErstellung vollständiger Elektronik-Fertigungsunterlagen (Schaltpläne, Multilayer-Layouts, Bestückungspläne
Hensoldt
13.05.2026
Oberkochen
von IPC-/VDE-/MIL-/EMV-StandardsDesign von Leiterplattenlayout mit SMD fine-pitch, BGA, FBGA und TH-TechnologieErstellung vollständiger Elektronik-Fertigungsunterlagen (Schaltpläne, Multilayer-Layouts, Bestückungspläne
Hensoldt
13.05.2026
Aalen/Württemberg
von IPC-/VDE-/MIL-/EMV-StandardsDesign von Leiterplattenlayout mit SMD fine-pitch, BGA, FBGA und TH-TechnologieErstellung vollständiger Elektronik-Fertigungsunterlagen (Schaltpläne, Multilayer-Layouts, Bestückungspläne
Hensoldt
13.05.2026
Oberkochen
von IPC-/VDE-/MIL-/EMV-StandardsDesign von Leiterplattenlayout mit SMD fine-pitch, BGA, FBGA und TH-TechnologieErstellung vollständiger Elektronik-Fertigungsunterlagen (Schaltpläne, Multilayer-Layouts, Bestückungspläne
Uzin Utz Tools GmbH & Co. KG
10.10.2025
Ilsfeld, Heilbronn/Neckar, Home Office
, Leiterplattenlayout, Löten der Prototypenplatinen, Einbau, Inbetriebnahme und Funktionstests • Programmentwurf, Programmierung und Test der Microcontroller-Software • Proof of Concept von neuen Funktionen für zukünftige Maschinen
Menlo Systems GmbH
20.10.2025
Planegg, München, Germering
und Test von Analog- und Mixed-Signal-Elektronik für komplexe Laser und Lasersysteme • Entwurf und Verifizierung von Leiterplattenlayouts • Unterstützung bei der Integration der Elektronik in die Lasersysteme
ROHDE & SCHWARZ Messgerätebau GmbH
14.05.2026
Memmingen, Kempten/Allgäu
mit CAD- und/oder CAM-Software (z. B. Valor, CAM350 oder vergleichbare Systeme) - Verständnis für Leiterplattenlayouts, Layerstrukturen und elektronische Baugruppen, idealerweise Erfahrung im Elektronik
Orizon GmbH, Niederlassung Westthüringen
20.10.2025
Jena
auf der Vermittlung von Spezialisten in den Bereichen Feinwerk-, Optik-, Laser- und Medizintechnik. Im Rahmen der Direktvermittlung suchen wir Sie als Spezialisten für den Bereich PCB-Design und Leiterplattenlayout (m/w/d) . Neben
Hensoldt
13.05.2026
Aalen/Württemberg
z.B. zur Motor-Steuerung, von der Anforderungsdefinition bis zur Serienreife und unter Beachtung von IPC-/VDE-/MIL-/EMV-StandardsDesign von Leiterplattenlayout mit SMD fine-pitch, BGA, FBGA und TH-TechnologieDesign
Hensoldt
13.05.2026
Oberkochen
z.B. zur Motor-Steuerung, von der Anforderungsdefinition bis zur Serienreife und unter Beachtung von IPC-/VDE-/MIL-/EMV-StandardsDesign von Leiterplattenlayout mit SMD fine-pitch, BGA, FBGA und TH-TechnologieDesign
BIOTRONIK Corporate Services SE
20.05.2026
Berlin, Home Office
analoger und digitaler Schaltungen für Prozessorsysteme • Erstellung von Schaltplänen und Leiterplattenlayouts mit Altium Designer • Pflege von Bauteilbibliotheken sowie Weiterentwicklung von Design- und Datenprozessen
EvoLogics GmbH
03.06.2026
Berlin
Arrangement von Elektronikkomponenten (3D-Packaging) unter extremen Bauraumbeschränkungen sowie Erfahrung mit Altium Designer für Leiterplattenlayout und Signal-Integrität • Verständnis für Masseschleifen, kapazitive Kopplung
HENSOLDT
12.05.2026
Oberkochen, Esslingen/Neckar, Aalen/Württemberg
bis zur Serienreife und unter Beachtung von IPC-/VDE-/MIL-/EMV-Standards • Design von Leiterplattenlayout mit SMD fine-pitch, BGA, FBGA und TH-Technologie • Design von Multilayer-Platinen mit impedanzkontrollierten Leitungen für HF
HENSOLDT
12.05.2026
Oberkochen, Esslingen/Neckar
bis zur Serienreife und unter Beachtung von IPC-/VDE-/MIL-/EMV-Standards • Design von Leiterplattenlayout mit SMD fine-pitch, BGA, FBGA und TH-Technologie • Design von Multilayer-Platinen mit impedanzkontrollierten Leitungen für HF
Hensoldt
13.05.2026
Oberkochen, Aalen/Württemberg
z.B. zur Motor-Steuerung, von der Anforderungsdefinition bis zur Serienreife und unter Beachtung von IPC-/VDE-/MIL-/EMV-StandardsDesign von Leiterplattenlayout mit SMD fine-pitch, BGA, FBGA und TH-TechnologieDesign